需要通过复位或其他方式对 FPGA 进行初始化，以保证 FPGA的正常可靠运行。然而，这个话题经常被忽视，并被简化为在 Verilog 或 VHDL中使用代码模式，错误地认为如果有复位，并且按照其他人的方式使用它，一切都很好。
本系列共三页，旨在概述有关该主题的主要考虑因素。
第一页解释了为什么异步复位（asynchronous resets）的常见用法充其量只能部分起作用。那些根本不使用异步复位的人可以放心地跳过它。
第二页讨论了同步复位（synchronous resets）与异步复位，以及用于初始化逻辑的其他选项。
第三页采用更实用的方法，并建议复位控制器（reset controller）用于在上电（powerup）之后正确启动 FPGA 以及响应用户对复位的请求（例如复位按钮（reset button））。
所以再一次，这些是三个页面，作为标题的链接：