01signal
.com
逻辑设计技术
中文
|
日本語
|
한국어
|
English
Crossing 时钟域
时钟域(Clock domains)、 related 时钟和 unrelated 时钟
Metastability 和跨时钟域(clock domain crossing)的基础知识
跨时钟域(Clock domain crossing)带数据
初始化 FPGA 和复位(resets)
FPGA上的异步复位(Asynchronous resets): 并不像许多人认为的那么容易
FPGA上的复位(Resets): 同步、异步还是根本不同步?
逻辑用于正确启动和重置 FPGA
Verilog中的算术
Verilog中的Signed arithmetics : 唯一需要知道的规则
此页面由英文自动翻译。 如果有不清楚的地方，请参考
原始页面
。